Rob

SEMICONDUCTOR DEVICE

Patent Number:

JP2002042465

Publication date:

2002-02-08

Inventor(s):

HAYAKAWA GORO

Applicant(s):

MITSUBISHI ELECTRIC

Requested Patent:

☐ JP2002042465

Application

JP20000220010 20000721

Priority Number(s):

IPC Classification:

G11C11/407; G06F1/26

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device in which the rising speed of the potential of a power supply node is made fast during a power supply turn-on. SOLUTION: In a VPP generating circuit of DRAM, when a boosting potential VPP is lower than a target potential VT' (=VCC), a standby detector 5 sets a signal &phiv 5 to an 'H' level, a standby detector 3 is made inactive, a VPP-VCC direct coupled circuit 6 is made active and a boosting potential VPP line and a power supply potential VCC line are coupled. Thus, the rising speed of the boosting potential VPP is made faster during a power supply turn-on.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出職公開番号 特開2002-42465

(P2002-42465A)

(43)公開日 平成14年2月8日(2002.2.8)

(51) Int.CL7		
G11C	11/407	
GOAR	1/26	

識別記号

FΙ G11C 11/34

デーマコー}*(参考) 354F 5B011

G06F 1/00

330D 5B024

審査請求 未請求 請求項の数3 OL (全 9 頁)


(21)出願書号	特膜2000-220010(P2000-220010)	(71) 出現人 000006013
dags at one		三菱電機株式会社
(22)出願日 平成12年7月21日(2000.7.21)	東京都千代田区丸の内二丁目2番3号	
		(72)発明者 早川 吾郎
		東京都千代田区丸の内二丁目 2番 3 号 三
		姜管模株式会社内
		(74)代理人 100064746
•		弁理士 深見 久郎 (外4名)
		Fターム(参考) 5B011 DB05 DB21 EB01 CG04 MB11
		5B024 AA01 AA15 BA27 CA07 CA15

(54) 【発明の名称】 半導体装置

(57) 【要約】

【課題】 電源投入時における電源ノードの電位の立上 がり速度が速い半導体装置を提供する。

【解決手段】 DRAMのVPP発生回路において、ス タンパイディテクタ 5は、昇圧電位 V P P が目標電位 V T' (=VCC)よりも低い場合は、信号ゅ5を「H」 レベルにし、スタンパイディテクタ 3 を非活性化させる とともにVPP-VCC直結回路6を活性化させて、昇 圧電位VPPのラインと電源電位VCCのラインとを結 合させる。したがって、電源投入時における昇圧電位V PPの立上がり速度の高速化を図ることができる。



【特許請求の範囲】

【請求項1】 外部電源電位のラインと、前記外部電源 電位よりも高い内部電源電位に充電される電源ノードと を備えた半導体装置であって、

前記電源ノードの電位が前記外部電源電位よりも低いか 否かを検出し、低い場合に第1の信号を活性化レベルに する第1の電位検出回路、

前記外部電源電位のラインと前記電源ノードとの間に接続され、前記第1の信号が活性化レベルにされたことに応じて導通し前記電源ノードに前記外部電源電位を与えるためのスイッチング素子、

前記電源ノードの電位が前記内部電源電位よりも低いか 否かを検出し、低い場合に第2の信号を活性化レベルに する第2の電位検出回路、および前記第2の信号が活性 化レベルにされたことに応じて活性化され、前記電源ノ ードに正電荷を供給する第1のチャージポンプ回路を備 える、半導体装置。

【請求項2】 前記第2の電位検出回路は、前記第1の信号が活性化レベルされたことに応じて、前記電源ノードの電位に関係なく前記第2の信号を非活性化レベルにする、請求項1に記載の半導体装置。

【請求項3】 前記スイッチング素子は第1のトランジスタであり、

さらに、前記第1の信号が活性化レベルにされたことに応じて活性化され、前記第1のトランジスタの入力電極に正電荷を与えて前記第1のトランジスタを導過させるための第2のチャージボンブ回路、および前記第1のトランジスタの入力電極と接地電位のラインとの間に接続され、前記第1の信号が非活性化レベルにされたことに応じて導通し前記第1のトランジスタを非導通にさせるための第2のトランジスタを備える、請求項1または請求項2に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は半導体装置に関し、特に、外部電源電位のラインと、外部電源電位よりも高い内部電源電位に充電される電源ノードとを備えた半導体装置に関する。

[0002]

【従来の技術】図8は、従来のダイナミックランダムアクセスメモリ(以下、DRAMと称す)の構成を示すプロック図である。図8において、このDRAMは、クロック発生回路81、行および列アドレスパッファ82、行デコーダ83、列デコーダ84、メモリマット85、入カパッファ88および出カパッファ89を備え、メモリマット85はメモリアレイ86およびセンスアンプナ入出力制御回路87を含む。

【0003】クロック発生回路81は、外部から与えられる制御信号/RAS、/CAS、/Wに基づいて所定の動作モードを選択し、DRAM全体を制御する。

【0004】行および列アドレスパッファ82は、外部から与えられるアドレス信号A0~Ai(ただし、;は0以上の整数である)に基づいて行アドレス信号RA0~RAiおよび列アドレス信号CA0~CAiを生成し、生成した信号RA0~RAiおよびCA0~CAiをそれぞれ行デコーダ83および列デコーダ84に与える。

【0005】メモリアレイ86は、図9に示すように、行列状に配列された複数のメモリセルMCと、各行に対応して設けられたワード線WLと、各列に対応して設けられたビット線対BL、/BLとを含む。メモリセルMCは、アクセス用のNチャネルMOSトランジスタQと情報記憶用のキャパシタCとを含む。

【0006】行デコーダ83は、行および列アドレスパッファ82から与えられた行アドレス信号RA0~RAiに従って、複数のワード線WLのうちのいずれかのワード線WLを選択レベルの「H」レベルにする。これにより、そのワード線WLに対応する各メモリセルMCのNチャネルMOSトランジスタQが導通し、各メモリセルMCのデータの書込ノ読出が可能になる。

【0007】列デコーダ84は、行および列アドレスパッファ82から与えられた列アドレス信号CA0~CA: にに従って、複数のビット線対日上、/BLのうちのいずれかのビット線対BL、/BLを選択する。

【0008】センスアンブナ入出力制御回路87は、列デコーダ84によって選択されたビット線対BL、/BLをデータ入出力線対IO、/IOの一方端に接続する。データ入出力線対IO、/IOの他方端は、入力パッファ88および出力パッファ89に接続される。入力パッファ88は、書込モード時に、制御信号/Wに応告して、外部から入力されたデータD;(ただし、;はO以上の整数である)をデータ入出力線対IO、/IOを介して選択されたメモリセルMCに与える。出力パッ信号/OEに応答して、選択されたメモリセルMCからの読出データD;を外部に出力する。

【0009】このようなDRAMでは、メモリセルMCのデータの書込/読出を行なう際には、NチャネルMOSトランジスタQによる電圧降下を小さくするため、電源電位VCCよりも高い昇圧電位VPPをワード線WLに与えている。このため、DRAMには、昇圧電位VPPを生成するためのVPP発生回路が設けられている。

【0010】図10は、そのようなVPP発生回路の構成を示すプロック図である。図10において、このVPP発生回路は、アクティフディテクタ91、アクティフポンプ92、スタンパイディテクタ93およびスタンパイポンプ94を備える。

【0011】アクティフディテクタ91は、外部制御信号/RASに基づいて生成される内部制御信号ZRAS

が活性化レベルの「L」レベルになったことに応じて活性化され、昇圧電位VPPが目標電位VTよりも低いか否かを検出し、低い場合は信号の91を「H」レベルにし、高い場合は信号の91を「L」レベルにする。アクティブボンブ92は、信号の91が「H」レベルになったことに応じて昇圧電位VPPのラインに正電荷を供給する。アクティブボンブ92の電荷供給能力は、アクティブ時における昇圧電位VPPのレベル低下を助止するため比較的大きなレベルに設定されている。

【0012】スタンパイディテクタ93は、昇圧電位 V P P が目標電位 V T よりもほいか否かを常時挟出し、挺い場合は信号の93を「H」レベルにし、高い場合は信号の93を「L」レベルにする。スタンパイポンプ94は、信号の93が「H」レベルになったことに応じて活性化され、昇圧電位 V P Pのラインに正電荷を供給する。スタンパイポンプ94は、主にスタンパイ時における微小リークによる昇圧電位 V P P のレベル低下を防止するために設けられている。スタンパイポンプ94の電荷供給能力は、スタンパイ時における消費電流を最小限にするため、比較的小さなレベルに設定されている。

【0013】図11は、図10に示したVPP発生回路の動作を示すタイムチャートである。ある時刻に電源電位VCCが投入されると、スタンパイディテクタ93によって昇圧電位VPPが目標電位VTよりも低いことが検出され、信号の93が「H」レベルに立上げられる。これに応じてスタンパイポンプ94が活性化されてスタンパイポンプ94から昇圧電位VPPのラインに正電荷が供給され、昇圧電位VPPのレベルが上昇する。

【0014】このとき信号/RASのレベル変化がなければ、アクティブディテクタ91およびアクティブポンプ92は動作せず、昇圧電位VPPのラインはスタンパイポンプ94のみによって充電される。昇圧電位VPPが目標電位VTを超えると、スタンパイディテクタ93によって信号ゅ93が「L」レベルにされ、スタンパイポンプ94が非活性化される。

【〇〇15】この後、昇圧電位VPPのラインからの機小リークによって昇圧電位VPPのレベルが目標電位VTよりも低くなると、スタンパイディテクタ93がスタンパイポンプ94を動作させて昇圧電位VPPのレベルを上昇させ、昇圧電位VPPが目標電位VTよりも高くなると再びスタンパイポンプ94を停止させる。このような動作を繰返すことにより、昇圧電位VPPは目標電位VTに保持される。

[0015]

【発明が解決しようとする課題】このように従来のVPP発生回路では、電源投入時における昇圧電位VPPのラインの充電は電荷供給能力が小さなスタンパイポンプ94のみによって行なわれていたので、電源投入から昇圧電位VPPが目標電位VTに到達するまでの時間が非常に長くなり、電源投入直後のデパイス動作が不安定に

なるという問題があった。

【 0 0 1 7 】それゆえに、この発明の主たる目的は、電 源投入時における内部電源電位の立上がり速度が速い半 導体装置を提供することである。

[0018]

【課題を解決するための手段】この発明に係る半導体装置は、外部電源電位のラインと、外部電源電位よりも高い内部電源電位に充電される電源ノードとを備えた半導体装置であって、電源ノードの電位が外部電源電位よりも低いか否かを検出し、低い場合に第1の信号を活性化レベルにする第1の電位検出回路と、外部電源電位が活性のラインと電源ノードとの間に接続され、第1の信号が活性のラインと電源ノードである。 に第1の電位が内部電源電位がある第2の電位が内部電源電位が内が表子を検出し、低い場合に第2の信号を活性化レベルにする第2の電台に第2の信号を活性化レベルにする第2の電位にでは、第2の信号を活性化レベルにする第2の信号を活性化レベルにする第1ので活性化され、電源ノードに正電荷を供給する第1のチャージポンプ回路とを備えたものである。

【0019】好ましくは、第2の電位接出回路は、第1の信号が活性化レベルされたことに応じて、電源ノードの電位に関係なく第2の信号を非活性化レベルにする。【0020】また好ましくは、スイッチング素子は第1のトランジスタであり、さらに、第1の信号が活性化レベルにされたことに応じて活性化され、第1のトランジスタの入力電極に正電荷を与えて第1のトランジスタを導通させるための第2のチャージボンブ回路と、第1のトランジスタの入力電極と接地電位のラインとの間に接続され、第1の信号が非活性化レベルにされたことに応じて導通し第1のトランジスタを非導通にさせるための第2のトランジスタとが設けられる。

[0021]

【発明の実施の形態】図1は、この発明の一実施の形態によるVPP発生回路の構成を示す回路プロック図である。図1において、このVPP発生回路は、アクティブディテクタ1、アクティブボンブ2、スタンパイディテクタ3、5、スタンパイポンブ4およびVPP-VCC直結回路6を備える。

【0022】アクティブディテクタ1は、内部制御信号 ZRASが活性化レベルの「L」レベルになったことに応じて活性化され、昇圧電位 VPPが目標電位 VTよりも低いか否かを検出し、低い場合は信号の1を「H」レベルにし、高い場合は信号の1を「L」レベルにする。【0023】すなわちアクティブディテクタ1は、図2に示すように、遅延回路25、NANDゲート26、PチャネルMOSトランジスタ28~30、NチャネルMOSトランジスタ31、32、インパータ34~38およびトランスファーゲート39を含む。信号ZRASは、遅延回路25を介してNANDゲート26の一方入カノードに入力されるとともに、NANDゲート26の

他方入カノードに入力される。遅延回路25およびNANDゲート26は、立上がりエッジ遅延回路27を構成する。立上がりエッジ遅延回路26の出力信号すなわちNANDゲート26の出力信号す27は、信号ZRASの立下がりエッジに応答して「L」レベルつから「H」レベルに立上がり、信号ZRASの立上がりエッジから遅延回路25の遅延時間径過後に「H」レベルから「L」レベルに立下がる。

【0024】PチャネルMOSトランジスタ28のソー スは昇圧電位VPPを受け、そのゲートは接地され、そ のドレインはノードN28に接続される。PチャネルM OSトランジスタ 28は、所定の抵抗値Rを有する抵抗 素子を構成する。PチャネルMOSトランジスタ29、 30およびNチャネルMOSトランジスタ31、32 は、定電流回路33を構成する。MOSトランジスタ2 9, 31はノードN28と接地電位GNDのラインとの 間に直列接続され、MOSトランジスタ30, 32は電 源電位VCCのラインと接地電位GNDのラインとの間 に直列接続される。PチャネルMOSトランジスタ2 9, 30のゲートはともにPチャネルMOSトランジス タ30のドレインに接続される。PチャネルMOSトラ ンジスタ29、30は、カレントミラー回路を構成す る。NチャネルMOSトランジスタ31、32のゲート は、信号か27を受ける。定電流回路33は、信号か2 7が「H」レベルになっている期間に活性化され、ノー ドN 28から一定電流 | を流出させる。このとき、ノー ドN 28の電位V 28は、V 28=VPP-1Rとな

【0025】インパータ34は、所定のしきい値電位 V t h を 有し、ノード N 28の電位 V 28がしきい値電位 V t h よりも高い場合は「L」レベルの信号を出力し、ノード N 28の電位 V 28がしきい値電位 V t h よりも 低い場合は「H」レベルの信号を出力する。 V P P = V T のとき、V P P - I R = V t h どなるように I R, V t h が設定されている。したがって、V P P > V T の場合はインパータ34の出力信号 の34は「L」レベルになり、V P P < V T の場合はインパータ34の出力信号の34は「H」レベルになる。

【0026】インパータ35~38およびトランスファーゲート39は、ラッチ回路40を構成する。トランスファーゲート39およびインパータ36,38は、インパータ34の出カノードとアクティブディテクタ1の出カノードN40との間に直列接続される。信号ゅ27は、トランスファーゲート39のNチャネルM0Sトランジスタ側のゲートに直接入力されるとともに、インパータ35を介してトランスファーゲート39のPチャネルM0Sトランジスタ側のゲートに入力される。インパータ37は、インパータ36に逆並列に接続される。ラッチ回路40は、信号ゅ27が「H」レベルから「L」レベルに立下がる直前の信号ゅ34のレベルをラッチす

る。ラッチ回路40の出力信号は、アクティブディテクタ1の出力信号ゅ1となる。

【0027】アクティブポンプ2は、信号φ1の立上が リエッジに応答して昇圧電位VPPのラインに所定量の 正電荷を供給する。アクティブポンプ2は、図3に示す ように、インパータ41~49、キャパシタ50~53 およびNチャネルMOSトランジスタ54~64を含 む。

【0028】信号φ1は、インパータ41、インパータ 41~45、インパータ41~43, 46~48、およ びインパータ41~43、49を介してそれぞれキャパ シタ50~53の一方電極に入力される。キャパシタ5 ロ~53の他方電極は、それぞれNチャネルMOSトラ ンジスタ52のゲート(ノードN50)、NチャネルM OSトランジスタ60のゲート(ノードN51)、イン パータ49の電源ノード49aおよびNチャネルMOS トランジスタ63のゲートおよびドレイン(ノードN5 3) に接続される。N チャネルM O S トランジスタ 6 2 は、電源電位VCCのラインとノードN 53との間に接 続される。NチャネルMOSトランジスタ60は、電源 電位VCCのラインとインパータ49の電源ノード49 aとの間に接続される。NチャネルMOSトランジスタ 5 3のソースは、昇圧電位 V P P のライン(ノードN 6 4)に接続される。

【0029】NチャネルMOSトランジスタ54、57、61、64は、それぞれノードN50、N51、49a、N64に電源電位VCCよりも各々のしきい値電 ほVthnだけ低い電位VCCーVthnを与える。NチャネルMOSトランジスタ55、56と58、59は、それぞれノードN50、N51の電位がVCC+2Vthnよりも高くなるのを防止するために設けられている。

【0030】信号φ1が「L」レベルの場合は、キャパ シタ 50、 51 の一方電極は「H」レベルになり、キャ パシタ52、53の一方電極は「L」レベルになる。し たがって、キャパシタ50、51の電極間電圧が略0V になり、キャパシタ52,53の電極間電圧は略電源電 位VCCとなる。次いで信号ゅ1が「L」レベルから 「H」レベルに立上がると、キャパシタ50,51の一 方電極が「L」レベルになってノードNSO、NS1が 「L」レベルになり、NチャネルMOSトランジスタ6 2、60が非導通になる。また、キャパシタ52の一方 電極が「H」レベルになってノード4 9 a が略 2 V C C となり、さらにキャパシタ53の一方電極が略2VCC になってノードN 53が略3VCCとなる。このため、 ノードN 5 3 から昇圧電位 V P P のライン(ノードN 6 4) に正電荷が供給される。したがって、信号ゅ1が 「L」レベルから「H」レベルに立上がるごとにアクテ ィブポンプ2から昇圧電位VPPのラインに正電荷が供 給される。

【0031】スタンパイディテクタ3は、スタンパイディテクタ5の出力信号ゅ5が「L」レベルの場合に活性化され、昇圧電位VPPが目標電位VTよりも低いか否かを検出し、低い場合は信号ゅ3を「H」レベルにし、高い場合は信号ゅ3を「L」にする。

【0032】図4は、スタンパイディテクタ3の構成を示す回路図である。図4において、スタンパイディテクタ3が図2のアクティブディテクタ1と異なる点は、立上がリエッジ遅延回路27およびラッチ回路40が除去され、インパータ65およびNORゲート66が追加されている点である。

【0033】定電流回路33には信号の27の代わりに電源電位VCCが与えられており、定電流回路33は常時活性化されている。インパータ34の出力信号の34は、インパータ65を介してNORゲート66の一方入カノードに入力される。NORゲート66の出力信号は、スタンパイディテクタ3の出力信号の3となる。

【0034】昇圧電位VPPが目標電位VTよりも低い場合は、インパータ34の出力信号の34は「H」レベルになる。昇圧電位VPPが目標電位VTよりも高い場合は、インパータ34の出力信号の34が「L」レベルの場合は、インパータ34の出力信号の34がインパータ55およびNORゲート66を通過して信号の3となる。信号の5が「H」レベルの場合は、信号の3はインパータ34の出力信号の34のレベルに関係なく「L」レベルに固定される。

【0035】スタンパイポンプ4は、スタンパイディテクタ3の出力信号ゅ3が「H」レベルになったことに応じて活性化され、所定問期で昇圧電位VPPのラインに正電荷を供給する。スタンパイポンプ4は、図5に示すように、リングオシレータ70およびポンプ回路77を備える。

【0036】リングオシレータ70は、NANDゲート71およびインパータ72~76を含む。信号ゅ3は、NANDゲート71の一方入カノードに入力される。インパータ72~75は、NANDゲート71の出カノードと他方入力との間に直列接続される。インパータ75の出力信号は、インパータ76で反転されてポンプ信号ゅPMPとなる。信号ゅ3が「H」レベルになると、リングオシレータ70が活性化され、信号ゅPMPはインパータ72~75の遅延時間ごとに反転するクロック信号となる。信号ゅ3が「L」レベルになると、リングオシレータ70が非活性化され、信号ゅPMPは「L」レベルに固定される。

【0037】ポンプ回路ファは、図3で示したアクティブポンプ2と同じ構成である。ポンプ回路ファは、信号
のPMPが「L」レベルから「H」レベルに立上がるごとに昇圧電位VPPのラインに所定量の正電荷を供給する。ただし、ポンプ回路ファの電荷供給能力は、アクテ

ィブポンプ2の電荷供給能力よりも小さく設定されている。

【0038】スタンパイディテクタ 5は、常時活性化され、昇圧電位 V P P が目標電位 V T ′ (= V C C) よりも低いか否かを検出し、低い場合は信号 φ 5を「H」レベルにし、高い場合は信号 φ 5を「L」レベルにする。【0039】図6は、スタンパイディテクタ 5の構成テクタ 5が図4のスタンパイディテクタ 5の構成テクタ 5が図4のスタンパイディテクタ 3と異なる点の S トランジスタ 2 8 ′ で置換されている点と、インパータ 5 および N A N D がート 6 6 が除去されている。 N チャネルM O S トランジスタ 2 8 ′ で置換されている点と、N チャネルM O S トランジスタ 2 8 ′ になる。 N チャネルM O S トランジスタ 2 8 ′ になる。 N チャネルM O S トランジスタ 2 8 よりも低い抵抗 であれれ M O S トランジスタ 2 8 よりも低い抵抗 で マキオ る抵抗素子を構成する。インパータ 3 4 の出力信号がスタンパイディテクタ 5 の出力信号となる。

【0040】スタンパイディテクタ5のノードN28の電位V28はスタンパイディテクタ3のノードN28の電位V28よりも高くなるので、昇圧電位VPPを0Vから徐々に上昇させた場合は、信号ゅ5の方が信号ゅ34よりも速く「H」レベルから「L」レベルに立下がる。VPP=VCCのとき、VPP-R'=Vthとなるように1、R'、Vthが設定されている。

【0041】 したがって、VPP>VCCの場合はインパータ34の出力信号φ5は「L」レベルになり、VPP<VCCの場合はインパータ34の出力信号φ5は「H」レベルになる。

【0042】図1に戻って、VPP-VCC直結回路6は、NANDゲート11、インパータ12~16、キャパシタ17、PチャネルMOSトランジスタ18およびNチャネルMOSトランジスタ19~22を含む。NANDゲート11およびインパータ12~15はリングオシレータ10を構成し、リングオシレータ10、インパータ16、キャパシタ17およびMOSトランジスタ18~21はチャージポンプ回路を構成する。インパータ12~15は、NANDゲート11の出力ノードと一方入力ノードとの間に直列接続される。信号ゅ5はNANDゲート11の他方入力ノードに入力される。リングオシレータ10は、信号ゅ5が「H」レベルの場合に活性化され、所定問期のクロック信号ゅ10をキャパシタ17の一方電極に与える。

【0043】MOSトランジスタ18~21は、電源電位VOCのラインと接地電位GNDのラインとの間に直列接続される。信号ゅ5は、インパータ16を介してMOSトランジスタ18,21のゲートに入力される。NチャネルMOSトランジスタ19のゲートは、そのソースに接続される。NチャネルMOSトランジスタ20のゲートは、そのソースに接続されるとともにキャパシタ17の他方電極に接続される。NチャネルMOSトランジスタ19,20の各々は、ダイオードを構成する。N

チャネルMOSトランジスタ22は、電源電位VCCの ラインと昇圧電位VPPのラインとの間に直列接続され、そのゲートはノードN20に接続される。

【0044】信号の5が「H」レベルの場合は、PチャネルMOSトランジスタ18が導通し、NチャネルMOSトランジスタが非導通になってキャパシタ17の他方電極およびノードN20に電源電位VCCが与えられる。また、リングオシレータ10が活性化されてクロック信号の10が生成され、信号の10が「L」レベルのときにキャパシタ17が充電され、信号の10が「H」レベルのときにキャパシタ17が放電され、ノードN20が略2VCCに昇圧される。これにより、NチャネルMOSトランジスタ22が導通して電源電位VCCのラインと昇圧電位VPPのラインとが結合される。

【0045】図7は、図1~図6で示したVPP発生回路の動作を示すタイムチャートである。ある時刻に電源電位VCCが投入されると、まずスタンパイディテクタ5の出力信号ゅ5が「L」レベルから「H」レベルに立上がり、スタンパイディテクタ3の出力信号ゅ3が

「L」レベルに固定されてスタンパイポンプ4が非活性化される。同時にVPPTVCC直結回路6のリングオシレータ10が活性化されてNチャネルMOSトランジスタ22が導通し、電源電位VCCのラインと昇圧電位VPPのラインとが結合される。

【0046】これにより、昇圧電位VPPのラインは電源電位VCCのラインから直接充電されるので、電荷供給能力の小さなスタンパイポンプ4で昇圧電位VPPのラインを充電していた従来に比べ、電源投入時における昇圧電位VPPの立上がり速度が速くなる。

【0047】次いで、昇圧電位VPPが目標電位VT′ に到達すると、スタンパイディテクタ 5の出力信号ゅう が「H」レベルから「L」レベルに立下がり、VPP-VCC直結回路6のNチャネルMOSトランジスタ22 が非導通になるとともに、スタンパイディテクタ 3が活 性化される。この後は、スタンパイ時においては昇圧電 位VPPが目標電位VTよりも高い場合はスタンパイデ ィテクタ3の出力信号ゅ3が「L」レベルになってスタ ンパイポンプ4が非活性化され、昇圧電位VPPが目標 電位VTよりも低い場合はスタンパイディテクタ 3の出 カ信号ゅ3が「H」レベルになってスタンパイポンプ4 が活性化され、昇圧電位VPPが目標電位VTに保持さ れる。また、アクティブ時においては、スタンパイディー テクタ 3およびスタンパイポンプ4 に加えてアクティブ ディテクタ1およびアクティブポンプ2も活性化され、 昇圧電位VPPが目標電位VTに保持される。

【〇〇48】この実施の形態では、電源投入時において 昇圧電位VPPが所定電位VT′よりも低い場合は電源 電位VCCのラインと昇圧電位VPPのラインとを結合 するので、電源投入時における昇圧電位VPPの立上が り速度の高速化および回路動作の安定化を図ることがで きる。

【0049】また、MOSトランジスタの酸化膜が破壊された場合のようにスタンパイポンプ4の能力以上のリークが発生した場合に発生する昇圧電位VPPのレベル低下を防止し、回路の安定動作を保障することができる。

【0050】今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

[0051]

【発明の効果】以上のように、この発明に係る半導体装置では、電源ノードの電位が外部電源電位よりも扱い場合に第1の信号を活性化レベルにする第1の電位検出回路と、第1の信号が活性化レベルにされたことに応じて導通し、電源ノードに外部電源電位を内部電源電位で、ッチング素子と、電源ノードの電位が内部電源電位を入りも扱い場合に第2の信号を活性化レベルにする第2の信号が活性化レベルにされたことに応じて活性化され、電源ノードに正電荷を供給する第1のチャージボンブ回路とが設けられる。したがって、電源投入時は、スイッチング素子が導通して外部電源の立上がり速度の高速化を図ることができる。

【0052】好ましくは、第2の電位検出回路は、第1の信号が活性化レベルされたことに応じて、電源ノードの電位に関係なく第2の信号を非活性化レベルにする。この場合は、スイッチング素子の導通時は第1のチャージボンブ回路が非活性化されるので、消費電流の低減化を図ることができる。

【0053】また好ましくは、スイッチング素子は第1のトランジスタであり、さらに、第1の信号が活性化レベルにされたことに応じて活性化され、第1のトランジスタの入力電極に正電荷を与えて第1のトランジスタを、第1の情景が非活性化レベルにされたことに応じて導通し第1のトランジスタを非導通にさせるための第2のトランジスタとが設けられる。この場合は、スイッチング素子を容易に構成することができ、その制御を容易に行なうことができる。

【図面の簡単な説明】

【図1】 この発明の一実施の形態によるVPP発生回路の構成を示す回路プロック図である。

【図2】 図1に示したアクティブディテクタの構成を示す回路ブロック図である。

【図3】 図1に示したアクティブポンプの構成を示す 回路図である。 【図4】 図1に示したスタンパイディテクタ 3の構成 ^{*} を示す回路図である。

【図5】 図1に示したスタンパイポンプの構成を示す 回路図である。

【図6】 図1に示したスタンパイディテクタ5の構成 を示す回路図である。

【図7】 図1〜図6に示したVPP発生回路の電源投入時における動作を示すタイムチャートである。

【図8】 従来のDRAMの全体構成を示すプロック図である。

【図9】 図8に示したメモリアレイの構成を示す回路 ブロック図である。


【図10】 図8に示したDRAMに含まれるVPP発 生回路の構成を示すプロック図である。


【図11】 図10に示したVPP発生回路の電源投入 時における動作を示すタイムチャートである。


【符号の説明】

1, 91 アクティブディテクタ、2, 92 アクティ ブポンプ、3, 5, 93 スタンパイディテクタ、4, 94 スタンパイポンプ、6 VPP-VCC直結回 路、10、70 リングオシレータ、11、26、71 NANDゲート、12~16, 34~38, 41~4 9, 65, 72~76 インパータ、17, 50~53 Cキャパシタ、18, 28~30 PチャネルMOS トランジスタ、19~22, 31, 32, 54~64, Q NチャネルMOSトランジスタ、25 遅延回路、 27 立上がりエッジ遅延回路、33 定電流回路、4 ロラッチ回路、66 NORゲート回路、77 ポンプ 回路、81 クロック発生回路、82 行および列アド レスパッファ、83 行デコーダ、84 列デコーダ、 85 メモリマット、86 メモリアレイ、87 セン スアンプ十入出力制御回路、88 入力パッファ、89 出カパッファ、MC メモリセル、WLワード線、B L, /BL ビット線対。


[図1] [图2] ZHAS 3 (a) ZRAS ディテクタ (b) [図3] [図4] 2 [図10] ZRAS >







[図7]



[図8]

